Реферат Шина INTEL ISA

Страница 1 из 4 | Следующая страница

Шина INTEL ISA є паралельну шину, созданую з урахуванням шини

пам'яті і ввода/вывода IBM PC/AT. У цьому документі представлені електричні і

механічні характеристики шини INTEL ISA під час використання з разьемами ISA,

сумісними з продукцією, яка поставляється виробником основних плат INTEL OEM.

У документі розглядається інтерфейс шини, контакти разьемов і

електричний інтерфейс зі стандартними платами IBM PC/AT.

Головна мета цієї інформації - забезпечення даними про використання і

проектуванні плат розширення для основних плат INTEL ISA. Зібрати всю

інформацію щастило не всім, оскільки є безліч плат розширення. У цьому

описі зведена инормация про синхронізації, архітектурі й практичних успіхи,

досягнутих під час проектування різних типів плат INTEL. Ні гарантій, що

плати розширення, розроблені відповідно до Основних напрямів, працюватимуть з

деякими чи з усіма платами ISA виробництва INTEL або INTEL. Щойно

розроблені плати розширення будуть перевіряти різними основних платформах

ISA.

2.0 ХАРАКТЕР ТЕХНИЧЕСКИХ ДАНИХ

Технічні дані стосуються всіх плат шини INTEL ISA. Вони содерат інформацію про

застосуванні на допомогу під час проектування плат розширення. Будь-які розбіжності між

технічними даними і використовуваної шиною ISA базової плати INTEL повинні прагнути бути

висвітлені у посібнику з експлуатації даного вироби.

Щоб привернути увагу до найважливішою інформації є три рубрики.

3.0 ПРИНЯТЫЕ ОБОЗНАЧЕНИЯ

Якщо даному описі після назви сигналу слід зірочка (*), це що означає,

що сигнал перебуває у логічно правильному сотоянии, коли напруга перебуває в

низький рівень. Назва сигналу без зірочки свідчить про логічно правильне

стан сигналу високого рівня напруги.

Щоб запобігти непорозумінь при посиланнях на логиеское стан

сигналаиспользуются терміни "дозволено" - "заборонено". Сигнал дозволено, коли він

логічно вірний, заборонений, коли він логічно хибна.

За багатьма сигнали шини INTEL ISA простіше і зручно говорити, як "про групі,

оскільки багато сигналів мають ідентичні функції. Названя сигналів у тих групах

слелуют десяткової системі числення.

1) Під час обговорення окремого сигналу десятковий номер додається до назви

сигналу, наприклад, А15. _

2) Разьединенный набір ліній сигналів лише у групі сигналів може

розглядатися разом при роздруківці назви групи і укладанні

десяткових чисел в дужки, наприклад, А<15,12,00>.

3) Діапазон послідовних сигналів лише у й тієї групі сигналів може

розглядатися при роздруківці назви групи і доповненні початковим і

завершальним сигналами, відокремленими подвійними точками, наприклад, А<15...08>.

Диапазоны сигналів містять у собі початковий і завершальний сигнали.

4) Послідовні і разьединенные сигнали лише у й тією самою групі

розглядаються під час використання комбінації обох методів (2) і (3), наприклад,

А<15,07...00>.

5) Назва групи сигналів без доповнень означає всіх сигналів,

наприклад, А еквівалентно А<15...00>.

Комплект скобок "[ ]" використовується для вказівки розміру разьема. [8] -

8-разрядный джерело, а [8/16] підтримує 8 чи 16-разрядный джерело .

Лінії сигналів і групи ліній сигналів на шині INTEL ISA завжди зображуються

друкованими заголовними літерами, як і за зображенні окремого сигналу

"MEMREF*".

Використання слова "біт" завжди належить до окремим або декільком бітам

даних, якщо проти нього немає слово "адресу".

4.0 ОБЗОР АРХИТЕКТУРЫ

Шина INTEL ISA становить значну частину архітектури INTEL ISA сумісною основний

плати. Основними частинами даної архітектури, взаємодіючими з шиною ISA,

є основний ЦП, контролер ПДП, контролер переривань, контролер

регенерації, пам'ять, схема обміну байтами, плати розширення, годинник реального

часу - таймер/счетчик і джерела ввода/вывода (див. рис. 4.0). Основний ЦП,

контролер ПДП, контролер регенерації і розширення є єдиними

джерелами, які можуть стати власниками шини і визначено наступним

чином:

Інші джерела що неспроможні стати власниками шини, але підтримують сумісність

з IBM/AT. Ці джерела мають таке визначення.

Шина INTEL ISA є комбінацію згаданої генмонтажной панелі і

разьемов, які обьединяют місця плат розширення й джерел основний плати.

У місця для плат розширення можуть уставлятися чи 8-, чи 16-разрядные плати

розширення.

Місце [8] містить один разьем; [8/16] має один додатковий разьем. Місце з

одним разьемом може приймати тільки 8 біт даних. Місце з подвійним разьемом

може приймати або 8 або 16 біт даних. Загальне колличество місць розширення

обмежена параметрами навантаження і лінії зв'язку, проте в більшості виконань

є 8 місць належала для розширення, що визначається наявними каналами ПДП і

лініями переривання.

5.0 ПАРАМЕТРЫ ВЛАДЕЛЬЦА ШИНИ І ПРОЕКТИРОВАНИЕ

5.1 НОВИЙ ЦЕНТРАЛЬНИЙ ПРОЦЕССОР

Основний ЦП є стандартним власником шини, контролери регенерації і ПДП

(і навіть плати розширення, отримавши дозвіл від контролера ПДП) стають

задатчиками шини лише після його відключення. Відключення основного процесора

виконується квитированием його сигналу на лінії запиту захоплення і лінії

підтвердження захоплення контролером ПДП чи регенерації.

Основний ЦП то, можливо 16- чи 32-битовым джерелом. Коли основний ЦП є

16-битовым джерелом, може виконувати як 8-, і 16-битовый доступом до

джерелу на шині. Реакція вихідних ліній джерел шини має відповідати

поділу 6.4. Якщо основна ЦП є 32-разрядным джерелом, то технічні

кошти основний плати повинні розділити доступ на дві окремі 16-разрядных

доступу до шині ISA.

Основний процесор є джерелом, обслуговуючим контролери

переривання і ПДП. Доступ до контролеру переривань може здійснюватись і платою

розширення, що стали загарбником шини, але таких операцій можуть призвести до

порушення програмного забезпечення основного ЦП. Контроллер ПДП представляє

метод, яким плати розширення можуть бути задатчиками шини; в такий спосіб,

спроба доступу до контролеру ПДП платою розширення відбудеться революції у той час, в

протягом якого контролер ПДП вважає, що відбувається передача ПДП, що

неприпустимо.

ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РОЗШИРЕННЯ.

Платы розширення, які взаємодіють із основним ЦП, можуть бути лише

в режимах доступу до пам'яті чи джерелу ввода/вывода, коли основний ЦП

є загарбником шини. Див. розділ 5.3.

У таблиці 5.1 показані джерела сигналів ліній, що є запускающими

чи приймають, коли основний ЦП є задатчиком шини. Вона також

визначає тип драйвера.

Примітка до табл 5.1.: основний ЦП = PRI, плата розширення = ADD, контролер

ПДП = DMA, контролер регенерації = REF, пам'ять основний плати = MEM, ввод/вывод

основний плати =IO, TTL = = К1533 чи К555, OC - відкритий колектор і TRI -

приемники/передатчики із трьома станами.

"-" зазначає, що відповідна лінія не дозволена або

контроллируется джерелом.

"x"-игнорируется. Джерело розв'яже сигнал, але він буде ігноруватися

іншими джерелами.

(1) DRQ# то, можливо запущено, але з сприйметься, поки контролер ПДП є

задатчиком шини.

(2) Прийнято основним ЦП через контролер переривань і задіюється на розсуд

основного процесора, коли є задатчиком шини.

(3) Цей сигнал повинен контроллироваться постійно зростає і під час вирішення негайно

сприйматися.

(4) Завжди приймається пристроєм обміну байтами даних.

(5) Наводиться на дію джерелами основний плати, якщо адресу перебуває у

першому Mбайте адресного простору й є сигнал чи MRDC* чи MWTC*.

5.2 КОНТРОЛЛЕР ПДП

Лінії ПДП разьема безпосередньо підключаються до контролеру ПДП 8237А INTEL.

Коли лінії запиту ПДП наводяться на дію джерелом, контролер ПДП

отримує шину квитированием ліній запиту захоплення і підтвердження захоплення

основного ЦП. Після дозволу захоплення шини наводяться на дію

відповідна лінія підтвердження ПДП, і розпочинається цикл передачі ПДП. Коли

лінія подтерждения ПДП підключається до сплати розширення, цикли передачі ПДП не

почнуться, а то й дозволена лінія SECMAST* платою розширення (див. розділ 6.4).

Джерела ввода/вывода, що у передачі ПДП, мають узгоджуватися по

розміру даних каналу ПДП. Канали 0-3 підтримують 8-разрядные джерела

ввода/вывода; всі дані повинні передаватися як біти даннных на лініях даних

D<07...00>. Пристрій обміну байтами на основний платі використовуватиме А0 і

SBHE* за необхідності передач між старшим байтом 16-разрядной пам'яті і

молодшим байтом 8-разрядного джерела ввода/вывода. Канали ПДП 5-7 підтримують

лише 16-разрядные джерела ввода/вывода: всі дані повинні передаватися як

16 біт даних із лініях даних D<15...00>. Пам'ять, що з передачею, повинна

мати розмір даних 16 біт: пристрій обміну байтами на основний платі не

компенсує взяти таку розбіжність розміру даних.

ПРИМІТКА

8-битовый джерело пам'яті можна використовувати під час передач ПДП тільки з

8-битовым джерелом ввода/вывода; використання 8-разрядного джерела пам'яті з

16-разрядным джерелом ввода/вывода не дозволено.

УВАГА!

Контроллер регенерації може стати загарбником шини, коли контролер ПДП

є загарбником шини. Отже, постійний захоплення шини контролером

ПДП при передачах, які тривають понад п'ятнадцять мксек, може викликати втрату даних в

джерелах, имещих динамічний ОЗУ і використовують цикли регенерації шини ISA.

ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РОЗШИРЕННЯ

Лінії запиту ПДП і підтвердження запускаються драйверами TTL і приєднуються до

всім місцях. Платы розширення має забезпечити вибір різних каналів ПДП при

настроюванні, попередження конфлікту з роботи вже встановленими платами чи

ресурсами основний плати.

Платы розширення можна використовувати як прямого доступу до пам'яті або до

вводу/выводу лише за взаємодії з контролером ПДП як джерело

ПДП. Див. розділ 5.3.

У табл. 5.2 показані джерела сигналів ліній, що є запускающими чи

приймають, коли контролер ПДП є власником шини. Вона визначає

також тип драйвера.

Примітка до табл. 5.2.: основний ЦП = PRI, плата розширення = ADD, контролер

ПДП = DMA, контролер регенерації = REF, пам'ять основний плати = MEM, ввод/вывод

основний плати =IO, TTL = = К1533 чи К555, OC - відкритий колектор і TRI -

приемники/передатчики із трьома станами.

"-" зазначає, що відповідна лінія не дозволена або

контроллируется джерелом.

"x"-игнорируется. Джерело розв'яже сигнал, але він буде ігноруватися

іншими джерелами. _

(1) DRQ# то, можливо запущено, але з сприйметься, поки контролер ПДП є

задатчиком шини.

(2) Прийнято основним ЦП через контролер переривань і задіюється на розсуд

основного процесора, коли є задатчиком шини.

(3) Цей сигнал повинен контроллироваться постійно зростає і під час вирішення негайно

сприйматися.

(4) Завжди приймається пристроєм обміну байтами даних.

(5) Наводиться на дію джерелами основний плати, якщо адресу перебуває у

першому Mбайте адресного простору й є сигнал чи MRDC* чи MWTC*.

(6) Запускаются на разрешеный рівень апаратними засобами основний плати за

весь цикл.

5.3 ПЛАТЫ РОЗШИРЕННЯ

Можуть функціонувати у 5 різних режимах: захоплення шини, прямого доступу до

пам'яті чи вводу/выводу, звернення до пам'яті чи джерелу ввода/вывода,

регенерації чи скидання. Платы розширення можуть підтримувати будь-яку комбінацію

перших чотирьох режимаов, але не всі плати розширення мають виконувати режим скидання.

Режим захоплення шини

Задатчиком шини можуть бути лише 16-разрядные плати розширення, встановлені

на [8/16] місце. Плата розширення стає задатчиком шини під час запуску лінії

DRQ# і SECMAST*, коли що з ними лінія DACK наводиться на дію

контролером ПДП. Платы розширення можуть починати лише 16-битовые цикли

доступу до шині ISA, оскільки завершення циклу як 8 чи 16 битов залежить від

стану ліній MCS16# і IOCS16*, що запускаються джерелом, до якого було

виконано доступ.

Цикли, що їх платою розширення, є завжди цикли доступу.

Плата розширення неспроможна виконувати цикли передачі ПДП, бо всі управляючі

лінії ПДП приєднуються до контролеру ПДП на основний заробітній платі й неможливо знайти

поділені контролерами ПДП, якщо з них на платі розширення.

Коли плата розширення є власником шини, контролер ПДП відключає лінію

AEN, що він дозволяє співволодіння шини. Відключення лінії AEN дозволяє

джерелам ввода/вывода декодировать лінії адреси - й здійснити доступ зі

боку плати розширення. Якщо AEN відключена, передачі ПДП статися що неспроможні

(см.описание AEN розділ 7.1). З іншого боку, цикли передачі ПДП що неспроможні

виконуватися, оскільки контролер ПДП має канал, який дозволив активний

захоплення шини; інші канали ПДП неможливо знайти задіяні, доки втратить

активність канал, задіяний під час захоплення шини платою расщирения.

ПРИМІТКА

Програмне забезпечення, поставлене з платою розширення, має

інструктувати основний ЦП на програмування спеціального каналу ПДП як

каскаду. Канал ПДП повинен програмуватися в каскадном режимі у тому, щоб

пов'язана з нею плата розширення стала задатчиком шини.

ПРИМІТКА

Платы розширення починають усі доступи як 16-разрядные. Не дозволені MCS16*

чи IOCS16*, то цикл закінчується як 8разрядный. Пристрій обміну байтами на

основний платі пропустить 8-разрядный байт через А<15...08> і А<07...00>, як

встановлено SBHE* і А0.

Повніша інформація представленій у розділі 6.4.

УВАГА!

Плата розширення, що стає задатчиком шини, має приводити в

дію лінію MEMREF* щоп'ятнадцять мксек для запиту контролеру регенерації на

виконання циклу регенерації. Контроллер регенерації виконує цикл, задіяти

лінії адреси, лінії команди, і керуючи лінією IOCHRDY, а плата розширення

спричиняє дію лінію MEMREF* і зберігає стан захоплення шини. Плата

розширення мусить бути відповідальна за запит циклу регенерації, оскільки

контролер регенерації неспроможна захопити шину, якщо контролер ПДП є

загарбником шини. Пам'ятаєте, що плата розширення стає загарбником шини,

частково отримавши таку можливість від контролера ПДП, що є активним учасником і

непрямим власником шини.

У табл. 5.3 показані джерела сигналів ліній, що є запускающими чи

приймають, коли плата розширення є власником шини. Вона визначає

також тип драйвера.

Примітка до табл. 5.3.: основний ЦП = PRI, плата розширення = ADD, контролер

ПДП = DMA, контролер регенерації = REF, пам'ять основний плати = MEM, ввод/вывод

основний плати =IO, TTL = = К1533 чи К555, OC - відкритий колектор і TRI -

приемники/передатчики із трьома станами.

"-" зазначає, що відповідна лінія не дозволена або

контроллируется джерелом.

"x"-игнорируется. Джерело

Страница 1 из 4 | Следующая страница

Схожі реферати:

  • Реферат на тему: інформаційні системи
    Запровадження Концепція побудови мереж є логічним результат еволюції комп'ютерної технології.
  • Реферат на тему: Побудова місцевих мереж зв'язку
    ЗАПРОВАДЖЕННЯ Кошти електричного зв'язку забезпечують тісний контакт отрас- економіки, і
  • Реферат на тему: мультимедіа
    ПЕРЕДМОВА .............................................. Що це може звук ?
  • Реферат на тему: Windows
    ОГЛАВЛЕНИЕ ЗАПРОВАДЖЕННЯ ІСТОРІЯ СТВОРЕННЯ MICROSOFT WINDOWS ОБЗОР ОСНОВНЫХ ПРИНЦИПІВ ОРГАНІЗАЦІЇ
  • Реферат на тему: Звукові системи IBM PC
    З Про Д Є Р Ж А М І Є Запровадження ................................................ 3 Основні

Навігація