Реферат Арифметичні пристрої

Страница 1 из 2 | Следующая страница

>Арифметические устрою


>Двоичное складання

 

До арифметичним пристроям ставляться логічні схеми, які можуть реалізовувати складання і віднімання.Сумматори івичитатели можна отримати роботу, поєднуючи друг з одним звичайні логічні елементи.

Розглянемо складання двох чисел (рис. 15.1)

>Рис. 15.1. Правиладвоичного складання

Перші три результату очевидні. Оскільки вони відповідають додаванню десяткових чисел. У цьому підсумовуванні (1+1), при додаванні десяткових чисел результат буде 2. Удвоичной системі 2 записується як 10. З рис. 15.1 видно, що відбувається перенесення 1 у сусідній, старший двоїчний розряд.

Розглянемо приклад на складання двійкових чисел (рис 15.2)

>Рис. 15.2. Прикладдвоичного складання

>Рис. 15.3. Правиладвоичного складання

Приклад вирішується просто, доки доходимо до розряду двійок, де потрібна знайти двійкову суму 1+1+1. У десяткової системі числення ця сума дорівнює 3, що він відповідаєдвоичному числу 11. У цьому слід зазначити, сума 1+1+1 може постати у кожному розряді, виключаючи розряд одиниць. Отже до рис 15.1 потрібно додати ще одне комбінацію (рис. 15.3), яка справедлива всім розрядів двійкових чисел (двійок, четвірок, вісімок тощо. буд.), крім розряду одиниць.

>Полусумматори

Розглянемо таблицю істинності для двійкових чисел (табл. 15.1). вхідні стовпчики таблиці заповнені значеннями доданків. Як вихідних використовується стовпець для суми і стовпець для перенесення.

Таблиця 15.1. Таблиця істинностіполусумматора

Для побудови схемиполусумматора, визначимо з табл. 15.1булево вираз, яких можна описати стан виходів і : , т. е. задля забезпечення необхідного логічного рівня не вдома вхідні сигнали потрібно подати на входи логічного елемента І;

, для реалізації цієї логічного функції можна використовувати два логічних елемента І і тільки логічний елемент АБО. Крім цього, такий логічний функція може бути логічним елементом який виключає АБО. Стан цього виходу запишемо на більш простийбулевой формі: .

Побудуємо логічний схемуполусумматора, що складається з двох логічних елементів:2-входового логічного елемента І і2-входового логічного елемента який виключає АБО (рис. 15.4).Полусумматор має дві входу (>А,В) і двоє виходу (>У,С0).

>Рис. 15.4. Логічний схемаполусумматора

>Полусумматор здійснює складання лише у розряді одиниць. Длядвоичного складання в розрядах двійок, четвірок, вісімок тощо. буд. Необхідно користуватися повнимсумматором.

Повний акумулятор

Розглянемо таблицю істинності, де представлені всіх можливих комбінації двоїчнийодноразрядних доданків Проте й У і сигналу перенесенняCin (табл. 15.2).

Таблиця 15.2 Таблиця істинностісумматора

Таблиця 15.2 - таблиця істинності до повногосумматора. Повнісумматори йдуть на складання переважають у всіх двійкових розрядах, крім розряду одиниць. Повнісумматори мають три входу: А, У і додатковий вхід перенесення.

Одне з способів побудови логічного структури повногосумматора показаний на рис. 15.5. У цьому способі використовується дваполусумматора і логічний елемент АБО. Відповіднібулево вираз з цією логічного структури мають вигляд , .

>Рис. 15.5. Структурна схема повногосумматора

Використовуючи схемуполусумматора (рис. 15.4), структурну схему зображену на рис. 15.5 можна розгорнути (рис. 15.6).

>Рис. 15.6. Логічний схема повногосумматора

>Полусумматори,сумматори зазвичай використовуються разом. Так, на вирішення прикладу, показаного на (рис. 15.3), треба мати одинполусумматор (для складання розділ одиниць) і двоє повнихсумматора (для складання в розрядах двійок і четвірок). Для складання багато розрядних двійкових чисел потрібно значна частинаполусумматоров і повнихсумматоров.Микропроцессорниеарифметико-логические устрою (>АЛУ) йдуть на складання8-разрядних, 16- чи32-разрядних двійкових чисел в мікропроцесорних системах, й у складу входять дуже багато схем, аналогічнихполусумматорам ісумматорам.

Паралельний акумулятор

Певним чином, поєднуючиполусумматори й огряднісумматори, друг з одним, отримують устрою, одночасно виконують складання кількох двійкових розрядів. На рис. 15.7 показано схема3-разрядногосумматора. Складові є такіA2A1A0 іB2B1B0.

>Рис. 15.7. Структура3-разрядногосумматора

Сигнали, відповідні значенням розряду одиниць на доданків, надходять на входиполусумматора.Входними сигналами до повногосумматора розряду двійок є сигнал перенесення із виходуполусумматора на вхід і значення розряду двійок в доданків.Сумматор четвірок складає і сигнал перенесення із виходусумматора двійок. Отриманий результат відображається на виходахполусумматора і двох повнихсумматоров. Через війну складання двох повнихсумматоров. Через війну складання двох3-разрядних двійкових чисел може й4-разрядное число, на індикаторі суми є додатковий розряд вісімок. Цей розряд пов'язані з виходомсумматора четвірок.

>3-разрядний акумулятор, зображений на (рис. 15.7) є паралельнимсумматором. У цьому схемою інформаційних біти всіх розрядів надходять на входи одночасно. Результат складання вийде в виході практично миттєво. Паралельний акумулятор належить до класу комбінаційних логічних схем. Для фіксації даних на входах і виходахсумматоров зазвичай використовується різні додаткові регістри.

>Двоичное віднімання

Розглянемо віднімання двійкових чисел (рис. 15.8).

>Рис. 15.8. Правиладвоичного вирахування

З цих правил вирахування двійкових чисел, складемо таблицю істинності (табл. 15.3).

Таблиця 15.3. Таблиця істинності дляполувичитателя

З табл. 15.3 видно, що й У більше Бо треба задіяти 1 у сусідній старшому розряді. Сигнал позики зазначений в стовпці .

З допомогою табл. 15.3 можна знайти логічні функції, реалізованіполувичитанием. Для виходу одержимо: . Для виходу . З цих функцій побудуємо логічний схемуполувичитателя (>рис.15.9).

>Рис. 15.9. Логічний схемаполувичитателя

При вирахуваннімногоразрядних двійкових чисел потрібно брати до уваги позику 1 на більш старших розрядах.

Розглянемо приклад на віднімання двійкових чисел (рис. 15.10).

>Рис. 15.10. Приклад надвоичное віднімання

>Составим таблицю істинності, що містить всіх можливих комбінації при вирахуванні двійкових чисел (табл. 15.4).

Таблиця 15.4. Таблиця істинності до повноговичитателя

Наприклад, рядок 5 (табл. 15.4) описує ситуацію, виникає при вирахуванні в розрядах одиниць длявишерассмотренного прикладу (рис. 15.10).

>Вичитанию в розряді двійок відповідає рядок 3, в розряді четвірок – рядок 6, в розряді вісімок – рядок 3, в розряді із 16 – рядок 2 й у розряді із 32 – рядок 6 (табл. 15.4).

Повнийвичитатель, за аналогією які зсумматором, взяток з цих двохполувичитателей логічного елемента АБО (рис. 15.11).

>Рис. 15.11. Структурна схема повноговичитателя

Повний акумулятор має три входу й аж два виходу . Використовуючи схемуполувичитателя (рис. 15.9) можна побудувати розгорнуту логічний схему повноговичитателя, яка працює у відповідність до табл. 15.4 (рис. 15.12).

>Рис. 15.12. Логічний схема повноговичитателя

Паралельнийвичитатель

Щоб побудувати паралельнийвичитатель, потрібно з'єднати друг з однимполувичитатели, за аналогією з побудовою паралельногосумматора (рис. 15.7). Розглянемо схему3-разрядного паралельноговичитателя, що забезпечує відніманнядвоичного числа здвоичного числа (рис. 15.13).

>Рис. 15.13. Структурна схема3-разрядного паралельноговичитателя

З рис. 15.13 видно, вихідполувичитателя пов'язані з відніманням розряду двійок. У цьому схемою виходи позики кожноговичитателя пов'язані з входами позикивичитателя старшого розряду.

Використаннясумматоров для вирахування

У розділі розглянемо зокрема можливість використаннясумматоров для вирахування двійкових чисел. Вирішимо приклад на відніманнядвоичного числа 0110 у складі 1010. Віднімання зробимо за такою схемою: спочатку запишемо від'ємник у виглядіпоразрядного доповнення до 1, та був сплюсуємо зуменьшаемим. Доповнення до 1 означає заміну 1 на 0 і 0 на 1 переважають у всіх розрядахвичитаемого. Через війну складання одержимо проміжний результат. Далі здійснюємо циклічний перенесення старшого розряду до розряду одиниць і складаємо з отриманим залишком проміжної суми. У результаті виходить різницю вихідних двійкових чисел. Ця схема обчислення проілюструвала на (рис. 15.14).

>Рис. 15.14. Приклад вирахування двійкових чисел

Через війну рішення запропонованого прикладу одержимодвоичное число 100.

>Рассмотренний спосіб вирахування використовують усумматорах для вирахування. Розглянемо схему3-разрядного паралельноговичитателя, побудованому на трьох повнихсумматорах й трьохинверторах (рис. 15.15).

>Рис. 15.15. Структурна схемавичитателя з допомогою повнихсумматоров

>Инвертори забезпечують перетвореннядвоичного вересня форму доповнення до 1.Сумматори складаютьдвоичние числа і .Циклический перенесення здійснюється із виходусумматора старшого розряду на вхідсумматора одиниць. Різниця двійкових чисел відображається на вихідному індикаторі.

Розглянемо схему, що дозволяє виробляти операції, і складання і вирахування двійкових чисел (рис. 15.16).

>Рис. 15.16. Структурна схема3-разрядногосумматоравичитателя

У схемою використовуються 3 логічних елемента який виключає АБО. При подачі логічного 0 на вхід елемента який виключає АБО інформаційні біти кожного розрядудвоичного числа проходом через цей елемент без інверсії й відбувається складання двох чисел : і . Логічний 0, крім цього блокує ланцюг циклічного перенесення, т. до. 0 надходить однією з входів елемента І (рис. 15.16). У разі схема працює як3-разрядний двоїчний акумулятор.

А, щоб схема працювала як3-разряднийвичитатель потрібно на управляючий вхід подати логічний 1. І тут елементи який виключає АБО працюють як інвертори і входахсумматоров одержимо . Крім цього, логічна 1 відкриває логічний елемент І, у результаті, сигнал із виходу останньогосумматора надходить по ланцюга циклічного перенесення вхідсумматора одиниць. На вихідному індикаторі відобразиться різницю двох двійкових чисел.

>Суммирующее пристрій послідовного дії

У паралельномусумматоре кожному задвоичного розряду потрібен окремий повний акумулятор. При інший спосіб складання послідовному, потрібно лише одне повний акумулятор. На рис. 15.17 показаний принцип роботисумматора послідовного дії, яка крім повногосумматора включає два регістру зсуву (Проте й У) реєстр суми.Регистри зсуву Проте й У пов'язані з входами Проте й У повногосумматора.

>Рис. 15.17. Принцип роботи підсумовуючого пристрою послідовного дії

Процес послідовного підсумовування складається з кількох кроків, які відбито на рис. 15.17. У першому кроці регістри Проте й У завантажуютьсядвоичними числами і . Під час першоготактового імпульсу складаються значення розряду одиниць ( і ) з сумою заноситься в вихідний регістр, який із виходом У повногосумматора. Під час другоготактового імпульсу складаються

значення розряду двійок ( і ) і перенесення, що надходить на вхідсумматора відтриггера–задержки. Результат заноситься в вихідний регістр, у своїй попередня сума зсувається вправо. Під час третьоготактового імпульсу відбувається складання й переносу . Результат міститься у вихідний регістр. Отже після трьох тактових імпульсів в регістрі суми перебуває результат –двоичное число . Слід зазначити, що за даної схемоютактовие входи всіх регістрів (двох вхідних і вихідного) ітриггера із пов'язані між собою. Крім цього, у кожний час складаються лише 2 біта інформації. Для складання двох3-разрядних чисел варто використовувати лише три тактових імпульсу, оскільки більше імпульсів призведе до зрушеннюдвоичного вересня регістрі суми і індикаторі буде зрадливий результат.

 >Двоичное множення

Удвоичной системі числення правила множення дуже прості. Вони показані на рис. 15.18.

>Рис. 15.18. Правиладвоичного множення

Розглянемо приклад на множення двійкових чисел 111 і 101 (рис. 15.19).

>Рис. 15.19. Приклад надвоичное складання

Спочаткумножимое (111) збільшується на значення розряду одиниць множника. У результаті виходить перше часткове твір, однакову 111. Потіммножимое збільшується на значення розряду двійок множника, у своїй молодший розряд другого часткового твори відкидається. На етапімножимое збільшується на значення розряду четвірок множника. У результаті виходить третє часткове твір 11100, але записується їх кількість як 111. Наприкінці, перше, друге й третє часткові твори складаються.

На рис. 15.20 показаний іще одна приклад надвоичное множення.

>Рис. 15.20. Приклад надвоичное множення

Розглянемо способи, якими можна реалізувати множення двійкових чисел. Перший спосіб множення – це не раз повторювана операція складання. Розглянемо приклад. Припустимо необхідно знайти твір десяткових чисел 6 і 4. Твором цих чисел є число 24. Той самий результат можна отримати роботу, використовуючи операцію складання: 6+6+6+6=24. Отже, операцію множення усунути багаторазовим складанням.

Розглянемо схему устрою, що дозволяє реалізувати такий спосіб множення (рис. 15.21).

>Рис. 15.21. Структурна схема операції множення з допомогою багаторазово повторюваного складання

Розглянемо процес множеннядвоичного числа 110 (десяткове 6) надвоичное число 100 (десяткове 4). Кількість 110 завантажується в регістрмножимого.Множитель (100) міститься увичитающем лічильнику. Твір накопичується в регістрі твори.

У табл. 15.5 показанийпошаговий процес множення двійкових чисел.

Таблиця 15.5.Пошаговий процес множення двійкових чисел шляхом багаторазового складання

Спочаткумножимое і множник завантажуються в регістрмножимого івичитающий лічильник множника відповідно, а регістр твориобнуляется. Після перший крок в регістрі твори з'являється число 00110, а множник зменшується на 1. Після другої кроку регістрі твори виявляється сумамножимого (110) і кількості 00110, множник зменшується на 1. Отже процес завершується чотирьох кроків, коли лічильник множника містить 000, а регістр твори 11000 (десяткове число 24). Але це спосіб який завжди зручний. Наприклад, перебування твори 56*12 слід визначити суму 12 доданків, кожна з яких одно 56. Такий процес обчислення займає занадто чимало часу.

Другим способом множення двійкових чисел є спосіб складання зі зрушеннями.

Повернімося приміром, показаному на рис. 15.19. У цьому вся прикладідвоичное число 111 збільшується надвоичное число 101. Зблизька даного прикладу можна зробити такі висновки:

1) Часткове твір завжди одно 000, якщо множник дорівнює 0, і одномножимому, якщо множник дорівнює 1.

2) Кількість розділів в регістрі твори має бути, у майже удвічі більше числа розділів в регістрімножимого.

3) При додаванні перше часткове твір зсувається однією позицію (розряд) вправо (стосовно до другого твору).

За підсумками зроблених висновків можна побудувати схему для множення двійкових чисел (рис. 15.22).

>Рис. 15.22. Структурна схемаумножителя з допомогою операцій складання і зсуву

У вихідному станімножимое (111) завантажується в регістр,регистр-накопитель очищено (встановлено у стан 0000) і множник (101) завантажений в регістр. У цьомурегистр-накопитель ірегистр-множителя складають єдиний регістр (рис. 15.22.). Розглянемопошаговий процес множення двійкових чисел.

1) Завантаження вихідних даних в регістри.

2)Сложение вмістурегистра-накопителя ірегистра-множимого, ініційоване логічного 1 молодшого розряду на управляючу шину.

3) Зрушення вмістурегистра-накопителя ірегистра-множителя однією позицію вправо. У цьому молодший розрядрегистра-множителя втрачається.

4)Регистр-множитель подає логічний 0 на управляючу шину. Цей сигнал блокує акумулятор додавання немає.

5) Зрушення вмісту регістру – нагромаджувача і регістру – множника однією позицію вправо.

6)Сложение вмісту регістру – нагромаджувача і регістру –множимого, ініційоване логічного 1 молодшого розряду регістру – множника керовану шину.

7) Зрушення вмісту регістру – нагромаджувача і регістру – множника однією позицію вправо.

У цих кроків твір (100011) перебуває відразу у двох регістрах (табл. 15.6).

Таблиця 15.6.Пошаговий процес множення з допомогою операцій складання і зсуву

У таблицях 15.5 – 15.6 показані принципи множення двома шляхами: шляхом багаторазового складання і шляхомсложений зі зрушеннями. У цьому мікропроцесори можуть утримувати уАЛУумножителей. Конкретний спосіб

Страница 1 из 2 | Следующая страница

Схожі реферати:

Навігація