Реферат Thumb-орієнтоване ядро

Вперше технологіяThumb була вмонтована в ядроARM7 ще 1995 року.Адаптированное під технологіюThumb (>Thumb-ориентированное) ядро одержало типове позначенняARM7TDMI і поза досить короткий час був ліцензовано велику кількість фірм-виготовників усілякого устаткування, оскільки технологіяThumb, стала відгуком фірмиARM на прагнення розробників критичних до вартості застосувань, типу стільникових телефонів, дисководів CD, модемів і пейджерів, отримати прилади з32-разрядной продуктивністю і32-разрядним адресним простором, але не матимуть збільшення вартості,связиваемого переходити до32-разрядним системам. Чудова щільність коду, яка використанням технологіїThumb, дозволяє зменшити необхідний обсяг пам'яті - забезпечує32-разрядную продуктивність системи під час використання пам'яті16-разрядного формату, що веде до їх зниження вартості системи.

Слід зазначити, що ядроARM7TDMI використовується під час створення як спеціалізованих ІВ, а й за створеннімикроконтроллеров загального призначення. Так фірмаAtmel у вересні 1998 року почала поставкимикроконтроллеров сімействаAT91, основою яких належить ядроARM7TDMI. Інформацію за приладами серіїAT91 можна отримати роботу з сайтуgaw/html.cgi/doc/atmel/at91.htm.

АрхітектураARM єRISC архітектурою, і системи команд і пов'язані з нею механізм декодування набагато простіше, ніж вмикропрограммируемихCISC комп'ютерів, що зумовлює високу швидкість обробки команд, вражаючою швидкості відгуку на переривання (у реальному масштабі часу), реалізації приладу на кристалі малих ж розмірів та, отже, малої вартості приладу.

>Конвейерная обробка реалізована в такий спосіб, що це компоненти систем пам'яті і методи обробки працюють безупинно. Зазвичай, тоді як біжать команда виконується, наступна командадекодируется й третя команда вибирається з пам'яті.

Можливості системи командARM7TDMI можуть бути розширені з допомогою додавання до 16 зовнішніхсопроцессоров.

Під час розробки інтерфейсу пам'яті розробники орієнтувалися забезпечення реалізації потенційно можливої продуктивності без підвищення вартості самої пам'яті.Критичние до швидкодії сигнали управління такожконвейеризовани про те, щоб їх реалізувати функцій управління системою пам'яті у кімнаті стандартного логіці малим споживанням, й інші сигнали управління спрощують використання швидких локальних режимів звернення, необхідні стандартних динамічнихRAM. З іншого боку, інтерфейс пам'яті є ідеальним в організацію взаємодії як із вбудованої на кристал пам'яттю, і із зовнішнього пам'яттю, з блокамиFlash пам'яті, що дозволяє реалізувативнутрисистемное програмування, захист пам'яті, знизити час виходу ринок, скоротити загальну вартість системи.

Інтерфейс з пам'яттю у процесораARM7TDMI організується такими основними елементами:

>32-разрядной шиною адреси, визначальною адресу осередки пам'яті, яку треба використовувати.

>32-разряднойдвунаправленной шиною передачіD[31:0], плюс двома окремими односпрямованими шинами данихDIN[31:0] іDOUT[31:0], якими переміщаються команди, і дані. Дані може мати формат слова, півслова чи байта.

>Сигналами управління, визначальними, наприклад, формат переміщуваних даних, і спрямування їх передачі й, ще, рівень пріоритету.

>Рис. 1.Блок-схема процесора ядраARM7TDMI

Цей набір сигналів дозволяєARM7TDMI не так важко організовувати інтерфейс зDRAM,SRAM іROM. Для повного використання сторінкового режиму доDRAM, забезпечується з'явилася інформація, є доступом до пам'яті послідовним чи ні. Власне кажучи, інтерфейс зі статичної пам'яттю набагато простіше ніж інтерфейс з динамічної пам'яттю.

Оскільки ядроARM7TDMI основу своєї має ядроARM7, то обмежимося коротким нагадуванням про його архітектурі й більше уваги приділимо особливостям, внесених технологієюThumb.

ПроцесорARM7TDMI -32-разряднийRISC процесор з3-уровневим конвеєром, сформований навколо банки з 3732-разрядних регістрів, до якого входять 6 регістрів стану. Процесор оснащений вбудованим примножувачем32x8 і32-разрядниммногорегистровим циклічним пристроєм зсуву. П'ять незалежних вбудованих шин (PC шина, шинаинкремента, шинаALU і A- іB-шини) забезпечують, і під час команд високий рівень паралелізму.

Як очевидно з порівняння блок-схем процесорівARM7 іARM7TDMI (Див.Рис. 1) у блоці конвеєра процесора додався декомпресор командThumb.

Проте розробники фірмиARM не обмежилися і у вигляді убудовування ядра в прилади з великим рівнем інтеграції, розширили ядроARM7TDMI (див.Рис. 2) додатковими апаратними блоками, забезпечують можливість налагодження глибоко вбудованого ядра.

>Рис. 2.Блок-схема ядраARM7TDMI

Як очевидно зРис. 2, ядроARM7TDMI складається з ядра власне процесора, показаного на Мал.1, і розширень налагодження: контролера скануванняTAP (>boundaryscan) івнутрисхемногоемулятора (>ICEBreaker).

>Аппаратние розширення налагодженняARM7TDMI, забезпечують розгорнуті можливості налагодження, які полегшують розробку користувальницького прикладного програмного забезпечення, операційними системами, та тіла апаратних коштів.Аппаратние розширення налагодження дозволяють зупиняти ядро або за вибірці заданої команди (у контрольній точці) або за зверненні до даних (у точці перегляду), чи асинхронно - на запит налагодження.

У цих точках, черезJTAG послідовний інтерфейс, то, можливо досліджувана внутрішній стан ядраARM7TDMI, що у стані налагодження, і його зовнішні стану системи. Після закінчення дослідження стану ядра і системи можуть бути відновлені і продовжене виконання програми.

Режим налагодженняARM7TDMI встановлюється чи запитом однієї зі сигналів зовнішнього інтерфейсу налагодження, чи внутрішнім функціональним блокомICEBreaker, що складається з двох модулів контрольних точок (>watchpoint), що працюють у реальному масштабі часу з регістрами гніву й управління ядра, і які забезпечують підтримку вбудованої налагодження ядраARM7TDMI.ICEBreaker програмується в послідовному режимі з допомогою контролераTAP - засоби управління роботою ланцюжків сканування (>ScanChain 0, 1 і 2) через послідовний інтерфейсJTAG.

Інтерфейс налагодженняARM7TDMI грунтується на архітектурі, описаної у стандарті IEEEStd. 1149.1-1990 "StandardTestAccess Port (>TAP) andBoundary-ScanArchitecture".

Як уже відзначалося вище високопродуктивне32-разрядное статичнаRISC ядроARM7TDMI займає на кристалі дуже малу площа, мале споживання ядром дозволяє вживати їх у критичних до споживання цілях, технологіяThumb дозволяє вживати пам'ять16-разрядного формату меншою ємності і, меншою вартості. Тож не дивно, що у протягом року, після закінчення розробки ядраARM7TDMI, ядро було ліцензовано такими фірмами, як NEC,TI,SymbiosLogic,Oki,Atmel, Samsung іVLSI. Надалі ліцензії використання ядраARM7TDMI отримали такі гранди напівпровідникової та електронної галузей як IBM, HP, Epson, Matsushita і ще.

Йдучи назустріч запитамфирм-разработчиковASIC іASSP, розробників електронної апаратури фірмаARM розширила номенклатуру функціональнихмакроядер з урахуванням ядраARM7TDMI (називатимемомакроядром деяке ядро, у разіARM7TDMI, зісхемотехнически інтегрованими разом ним додатковими,расширяющими його можливості функціональними модулями) й у зараз у сімействоARM7Thumb входять: ядроARM7TDMI,макроядраARM710T,ARM720T іARM740T, ісинтезируемое (з змінюваного конфігурацією) ядроARM7TDMI-S.

До основних рис чотирьох перших процесорів наведені у таблиці.

ЯдроCPU Площа кристала Споживання (>mW/MHz) >Тактовая частота Продуктивність ЯдроCPU Кеш Управління пам'яттю

>ARM7TDMI

>ARMRISC

ядро зThumb іEmbeddedICE

1, 0мм2 при 0,25мкм

2, 1мм2 при 0, 35мкм

4, 8мм2 при 0, 6мкм

Пікове: 1, 2

Середнє: 0, 6

>Idle: < 100мкВт, при 3, 3 У,CMOS 0, 35мкм

66 МГц при нормах 0, 35µ м,CMOS 0, 9MIPS/MHz 59MIPS при 66 МГц >N/A >N/A >N/A

>ARM710T

>Кешированноепроцессорноемакроядро

5, 8мм2 при 0, 25мкм

11, 7мм2 при 0, 35мкм

Пікове: 3, 6

Середнє: 1, 8

>Idle: < 100мкВт при включеному кеш, 3, 3 У, 0,35мкмCMOS

59 МГц при нормах 0,35мкмCMOS 53MIPS при59МГц >ARM7TDMI 8 Кбайт єдиний кеш >MMU з повним підтримкою віртуальної пам'яті

>ARM740T

>Кешированноепроцессорноемакроядро

4, 9мм2 при 0, 25мкм

9, 8мм2 при 0, 35мкм

Пікове: 3, 5

Середнє: 1, 6

>Idle: <100мкВт при включеному кеш, 3, 3 У, 0,35мкмCMOS

59 МГц при нормах 0,35мкмCMOS 53MIPS при59МГц >ARM7TDMI 8 Кбайт єдиний кеш Проста Конфігурація Пам'яті і Захисту

>ARM720T

>Кешированноепроцессорноемакроядро зMMU дляWindowsCE

5, 8мм2 при 0,25мкм

11, 7мм2 при 0, 35мкм

Пікове: 3, 6

Середнє: 1, 8

>Idle: < 100мкВт при включеному кеш, 3, 3 У, 0,35мкмCMOS

59 МГц при нормах 0,35мкм 53MIPS при59МГц >ARM7TDMI 8 Кбайт єдиний кеш >MMU з повним підтримкою віртуальної пам'яті та швидкого контекстного перемикання

Слід зазначити, що у таблиці характеристики (тактова частота, продуктивність, споживання, площа, зайнята на кристалі) представлені наведеними доCMOS технології зтопологическими нормами 0, 35мкм.Масштабирование топології до меншим топологічним нормам призведе до зростання і тактовою частоти і продуктивності за відповідного зменшенні займаній на кристалі площі напруги харчування та споживання. Так фірмаTI, яка використовує у своїх розробок ядроARM7TDMI, приCMOS технологіїGS20 зтопологическими нормами 0, 18мкм отримала тактову частоту понад 80 МГц, і ладна використовувати його наCMOS технологіїGS30 зтопологическими нормами 0, 15мкм.

Під час розробки цихмакроядер фірмаARM орієнтувалася на конкретні області застосування, де особливості кожногомакроядра дозволять реалізувати додаткових можливостей без істотного приросту вартості. Додавання домакроядрам вмонтованого кеш дозволяє мінімізувати час доступу до зовнішньої пам'яті і, зберігаючи максимальну продуктивність, дозволяє вживати недорогіRAM. Стає можливим використання системної шини і до зовнішньої пам'яті з швидкодією нижчим, ніж швидкодія процесора і, отже, зменшити споживання. Широка смуга частот системної шини може статися використана і збільшення повної продуктивності системи - вивільнену смугу частот може використати інші периферійні устрою, забезпечуючи високу пропускну спроможність даних в пристроях типуMPEG декодерів цифрових TV приставок.

>МакроядроARM710T, орієнтоване на персональні інформаційні устрою (PDA) і Internet застосування, оснащено вбудованим повнофункціональнимMMU, які забезпечують використання таких операційними системами якpSOS іEPOC32. Можливість використання віртуальної пам'яті, забезпеченаMMU, дозволяє безпечно використовувати коди вивантажені із електромережі типу Internet чи то з незалежного розробника. Така можливість зовсім дозволяє вважати ядро процесораARM710T ідеальним до застосування в PDA, інтелектуальних телефонах чи Internet телебаченні.

>МакроядроARM720T, орієнтоване на операційну системуWindowsCE, має усіма функціональними можливостями ядраARM710T плюс спеціальна підтримка ОСWindowsCE. Невисока ціна, висока продуктивність мала споживання процесораARM720T роблять його ідеальним рішенням для перспективних додатків, використовуютьWindowsCE в PDA, кишенькових PC, TV і Internet приставки, інтелектуальних телефонах і автомобільних PC.

>МакроядроARM740T, орієнтоване на високопродуктивнівстраиваемие застосування, на відміну іншихмакроядер, оснащено кеш що може бути ємністю чи 4 чи 8 Кбайт та, крім того, модулем захисту буфера запису і пам'яті (не повнофункціональнимMMU).МакроядроARM740T орієнтоване використання в мультимедіа і які вбудовуються цілях типу цифрових TV приставок, Internet апаратури і мережевих пристроїв, в модемах і системах, котрим розробляється спеціальне ПО, не яка потребує управління віртуальної пам'яттю, забезпечуванаMMU.

Виграш, котрі можуть отримати розробник - нижча вартість пристроїв, мале споживання, з допомогою малого розміру кристала і тенденції зниження складності схеми. Вартість розробки ПО також знижується з допомогою простіший структури управління пам'яттю.

Більше повне уявлення про рівень інтеграціїмакроядер можна отримати роботу порівнявши блок-схему ядраARM7TDMI з блок-схемоюмакроядраARM710T, наведеної наРис.3.

>Рис. 3.Блок-схемамакроядраARM710T

Малюнок з файлаDDI-0086B.pdf (стор. 1-3). Адреса сторінки -arm.com/Pro+Peripherals/Index.html

УпроцессорнихмакроядрахARM710T,ARM720T іARM740T використовується стандартний інтерфейс шиниAMBA фірмиARM,упрощающий проектуванняASIC, які базуються цих ядрах, який би використання стандартної периферії з бібліотек фірмиARM і сприяє багаторазовому використаннюсхемотехнических рішень. З іншого боку, шинаAMBA спрощує тестування глибоко вбудованих ядерARM без модифікації логіки тестування чи тестових таблиць.

>Макроядра оснащені портами приєднання які вбудовуютьсясопроцессоров, що забезпечує розширення функціональних можливостеймакроядерARM7XXT архітектурно несуперечливим способом.

ЯдроARM7TDMI-STM, що є останнім поповненням сімействаARM7T, цеThumb-ориентированноесинтезируемое32-разрядноеRISC ядро з змінюваного конфігурацією, високої продуктивністю та з малим споживанням.

ЯдроARM7TDMI-S програмно сумісно з популярнимARM7TDMI ядром, отже програми кожному за ядра які можна розробляти самих і тієї ж засобах розробки програмного забезпечення й основна відмінність ядраARM7TDMI-S відARM7TDMI ядра у тому, що ядроARM7TDMI-S є цілкомсинтезируемим - які забезпечують просту інтеграцію на сучасні технології виготовленняASIC але це, своєю чергою, сприяє скорочення терміну виходу застосувань ринку. З іншого боку, ядроARM7TDMI-S оптимізується у процесі синтезу самої фірмою - виробником отримання найвищої продуктивності елементів використовуваної бібліотеки чи забезпечення спеціальних вимог застосування. Тестування у процесі виробництва та широкий діапазон коштів виявлення дефектів також розширюють можливості ядраARM7TDMI-S.

Під час розробки ядраARM7TDMI-S враховувалися вимоги сучасної методології синтезу:

Стратегіяоднотактового операцій і синхроннасхемотехника

>Однонаправленний шинний інтерфейс

Відсутність хибних шляхів

>Параметризуемиескрипти щоб одержати необхідних ж розмірів та продуктивності

Доступність як іVHDL, і уVerilog

Варіанти мінімальної вартість проекту з урахуванням ядраARM7TDMI-S реалізуються засобами селективного синтезу.Уменьшенний розмір кристала можна отримати з допомогою винятку логікиEmbeddedICE чи використання спрощеної схемиумножителя. З іншого боку, виняток логікиEmbeddedICE збільшує рівень захисту програм, тож даних в потребують підвищених засобів захисту цілях типусмарткарт. За підсумками базового ядраARM7TDMI-S може бути синтезовано чотири ядра:

>Синтезируемое ядро >Умножитель* ЛогікаEmbeddedICE
>ARM7TDMI-S Розширений Є
>ARM7TDI-S Спрощений Є
>ARM7TM-S Розширений Відсутня
>ARM7T-S Спрощений Відсутня

*Примітка:

Розширений: множення8-разрядов/цикл з64-разрядним результатом і акумулюванням.

Спрощений: множення2-разрядов/цикл з32-разрядним результатом і акумулюванням.

Список літератури

Для підготовки даної праці були використані матеріали із російського сайтуgaw/


Схожі реферати:

  • Реферат на тему: Вбудована системна шина AMBA
    Під приладами класу ">система-на-кристалле", у випадку, маються на увазі прилади на
  • Реферат на тему: Передові технології перукарського мистецтва
    Міністерство освіти і науки України Дипломна робота
  • Реферат на тему: Французький манікюр
    Челябінський коледж «>Комитент» Р Є Ф Є Р А Т ПО >НОГТЕВОМУ >СЕРВИСУ Тема: «Французький манікюр»
  • Реферат на тему: Історія короваю
    >Каравай — круглий чи прямокутний солодкий дріжджової хліб. На Русі коровай готували на весілля, у
  • Реферат на тему: Сімейство ARM9E
    Розвиток техніки, перефразовуючи відому тезу, іде спіраллю. Ось і фірма >ARM, розробила

Навігація